電解銅めっきとは〜ダマシン・TSV・SAP・TGVの配線形成プロセス

電解銅めっきは、半導体チップの多層配線から、チップ同士をつなぐ貫通電極やバンプ、パッケージ基板やプリント基板の配線、さらに次世代のガラス基板の貫通電極まで、電子デバイスの電極と配線を形づくる中心的なプロセスです。用途によって、埋めるべき穴や溝の大きさは数十nmから数百μmまで大きく異なりますが、「導電性の下地（シード層）の上に、電気化学的に銅を析出させる」という原理は共通です。本記事では、電解銅めっきの原理と添加剤の働きを整理したうえで、ウエハプロセス、プリント基板プロセス、ガラスインターポーザでの使われ方を、工程の順序に沿って解説します。

電解銅めっきの概要

めっきの原理

電解銅めっきでは、めっきする対象物を陰極として電解液に浸し、銅の陽極との間に直流電流を流します。陽極では銅が酸化されて銅イオンとして溶け出し、電解液中を陰極へ運ばれます。陰極では銅イオンが電子を受け取って金属銅に還元され、対象物の表面に銅の膜が析出します［1］。このため、めっきを始めるには、対象物の表面が電気を通す必要があります。ウエハや樹脂基板、ガラスのような絶縁物の上にめっきする場合は、あらかじめ薄い導電層（シード層）を付けておきます。

硫酸銅浴の構成

電子デバイスの製造でよく使われるのが、酸性の硫酸銅浴です。銅イオンの供給源となる硫酸銅に、浴の導電性を高めて銅塩を溶かし、つきまわり（めっきの回り込み）を改善する硫酸と、塩化物イオンの供給源を加えます。多くの浴には、結晶組織を細かくしたり、光沢を出したりするための有機添加剤も加えられています。硫酸銅浴の用途には、プリント基板や半導体の製造が含まれます［1］。

硫酸銅と硫酸の濃度の比率は、求められる性能に応じて変えます。酸性硫酸銅浴には、汎用浴のほか、つきまわりを重視した「ハイスロー浴」と、めっき速度を重視した「高速浴」があります。ハイスロー浴は、プリント基板のスルーホールの内部のように電流が流れにくい部分までめっきする必要がある用途で使われます。代表的な組成と電流密度の範囲は次のとおりで、ハイスロー浴と高速浴では、汎用浴に比べて硫酸銅を減らし、硫酸を増やしています［1］。

浴の種類	硫酸銅	硫酸	塩化物イオン	陰極電流密度
汎用	190〜250g/L	45〜90g/L	20〜150ppm	2〜20A/dm²
ハイスロー	60〜90g/L	150〜225g/L	30〜80ppm	1.5〜5A/dm²
高速	80〜135g/L	185〜260g/L	40〜80ppm	5〜20A/dm²

微細な穴や溝を埋めるフィリング用の浴では、これに加えて、性質の異なる3種類の有機添加剤（抑制剤、促進剤、レベラー）と塩化物イオンを組み合わせて加えます［2］［3］（詳しくは次の項で説明します）。めっき液や添加剤の製品については、電解めっき薬品の記事で詳しく解説しています。

微細な穴を埋める難しさ：ボトムアップ充填

微細なビア（穴）や溝の中では、銅イオンが奥まで運ばれにくいため、そのままめっきすると入口付近で先に銅が厚くなり、内部に空洞（ボイド）が残ってしまいます。これを防ぐには、穴の底から先に銅が埋まっていく「ボトムアップ充填」（超共形充填、スーパーフィルとも呼ばれます）が必要です［2］。ボトムアップ充填を実現する液には、塩化物イオン、抑制剤（ポリエチレングリコールなど）、促進剤（ビス(3-スルホプロピル)ジスルフィドなど）、レベラー（ヤーヌスグリーンBなど）が含まれます［2］。

添加剤はどう働くか

ボトムアップ充填の仕組みについては、代表的なモデルが2つ提案されています。1つは、ビアの底で銅表面の曲率が大きくなるにつれて、吸着している促進剤の表面被覆率が高まり、その部分の析出が速くなるとするモデル（CEACモデル）で、促進剤の役割を重視します。もう1つは、主な効果は抑制剤によるものだとするモデル（S-NDRモデル）です［2］。

米国立標準技術研究所（NIST）が公開している、抑制剤・促進剤・レベラーを含む銅スーパーフィルのモデル例では、各添加剤の働きを次のような前提で整理しています［4］。

抑制剤は、ほかの添加剤より速く吸着し、空いている表面をすぐに覆います。
促進剤は、抑制剤より表面への親和性が高く、優先的に吸着します。表面が覆われた状態でも、抑制剤を置き換えることができます。
レベラーは、抑制剤と促進剤のどちらよりも表面への親和性が高くなっています。

このモデルでは、抑制剤が覆って析出を遅くした表面の中で、より強く吸着する促進剤やレベラーがどこにどれだけ吸着するかという、添加剤同士の吸着の競合によって、めっき膜の形状の変化を表現しています［4］。

量産での液管理：濃度分析と自動補給

量産では、めっき液の組成を一定に保つ管理が欠かせません。ppmレベルで加えられる有機添加剤は、めっき中に陽極での酸化や陰極での還元などによって消費・分解され、濃度が下がるとフィリング性が損なわれます。めっきをしていない間も、溶け込んだ空気による酸化などで分解は進みます。分解が最も速いのは、酸の濃い浴や、大きなめっき電流の条件とされています［3］。

そこで半導体の銅配線向けでは、CVS（サイクリックボルタンメトリック・ストリッピング）と呼ぶ電気化学的な分析が、有機添加剤をオンラインで分析する標準的な手法になっています。その分析結果をもとに、あらかじめ決めた範囲に濃度を保つよう自動で補給する仕組みが使われます。ボイドのない埋め込みに必要な3種類の有機成分の濃度を精密に保つには、こうした浴の管理が不可欠とされています［3］。

電流の流し方：直流とPRパルス

電流の流し方にも工夫があります。直流（DC）によるめっきに加えて、順方向のめっきの途中に逆方向の電流パルスを挟むPRパルス（パルスリバース）めっきが、高アスペクト比の穴を埋める技術として開発されています。Atotechの技術者による2025年の発表では、ガラスの高アスペクト比の貫通ビア（TGV）への銅充填を対象に、PRパルスをDCめっきと組み合わせることで、介在物やボイドの発生を抑えられるとしています［5］。

同発表は、PRパルスが効く理由として、2つの説を挙げています［5］。

添加剤の脱離と再吸着：逆パルスの間に、基板表面やビアの入口付近の抑制剤が脱離し、順方向のめっきに戻ると抑制剤が素早く再吸着します。これにより、表面では抑制剤が、ビアの中央では促進剤が優勢になり、ビアの中央で銅がつながる（ブリッジを形成する）のを助けます。
一価銅イオンの生成：逆パルスの区間で、一価の銅イオン（Cu(I)）の濃度が大きく上がります。SPSなどの促進剤と塩化物イオンは一価銅の生成を促し、析出を加速する錯体（Cu(I)-チオラート）が溝の底に蓄積します。この一価銅の増加が、充填の加速とボイドの低減に欠かせないとされています。

また同発表は、硫酸銅めっき液中の一価銅の蓄積の速さと量が、電流密度、電解時間、溶け込んでいるガスの種類に左右され、これらを管理することで一価銅の濃度を最適化し、めっきの品質を高められるとする研究も紹介しています［5］。

結晶粒と配向の制御

用途によっては、析出した銅の結晶粒の大きさや、結晶の向き（配向）の制御も重要になります。有機添加剤には、結晶組織を細かくする役割もあります［1］。

たとえば、チップ同士の銅電極を直接つなぐCu-Cu接合では、銅は原子の拡散が遅いため、接合に高い温度が必要になります。結晶粒の組織を変えることで拡散を速め、接合温度を下げられるとされています［6］。結晶の〈111〉方向に強く配向したナノツイン銅は、粗大な結晶粒の銅に比べて表面拡散が最も速く、酸化も最も遅いため、接合の温度や時間を減らせるとされます。こうしたナノツイン銅のマイクロバンプを、フォトレジストでパターンを形成したウエハ上に、直流めっきで形成した研究も報告されています［7］。同じ論文によると、銅とSiO2を同時に接合するハイブリッド接合は、CMOSイメージセンサの生産ラインですでに使われています［7］。接合の装置については、ウエハボンディング装置の記事で解説しています。

ウエハプロセスでの電解銅めっき

ダマシン：チップの多層配線

半導体チップの配線にアルミニウムに代わって銅が使われるようになったのは、銅がアルミニウムより良導体で、配線を細くでき、通電に必要な電力も減らせるためです［2］。IBMの技術者による1999年の解説でも、銅はアルミニウムに比べて配線の実効抵抗率を大きく下げると説明されています［8］。銅配線は、IBMがMotorolaの協力を得て1997年に初めて導入しました［2］。大規模高性能ロジックがアルミ配線から銅配線に置き換わったのは、1990年代後半から2000年代前半です［9］。

銅の配線は、アルミのように金属膜をエッチングしてパターンを残す方式（サブトラクティブ）ではなく、「ダマシン」と呼ばれる方式で形成します。銅は膜の一部をエッチングできれいに除去することが難しく、スパッタリング（PVD）やCVDで高品質な膜を実用的な厚さに成膜することも難しかったためです。そこで、絶縁膜に配線パターンの溝を形成し、電解めっきで銅を埋め込み、最後にCMP（化学的機械的研磨）で平坦化する方式がとられました［9］。なお、IBMで当初検討されていた銅の成膜法はPVD、CVD、無電解めっきで、電解めっきは当初は候補に入っていなかったとされます［8］。

ダマシンの基本的な流れは次のとおりです［2］［9］。

絶縁膜をエッチングして、配線の溝（とビア）を形成します。
溝の壁を、銅の拡散を防ぐ保護層（Ta、TaN、SiN、SiCなど）で覆います。
PVDで薄い銅のシード層を付けます。
電解めっきで、溝からあふれるまで銅を厚く析出させます。
溝の上に余分に析出した銅（オーバーバーデン）をCMPで削り取り、絶縁膜の表面を露出させます。

配線の溝とその下のビアを1回の銅めっきで同時に埋める方式は、デュアルダマシンと呼ばれます。この工程を繰り返して絶縁膜と銅の層を重ね、10層以上の多層配線も作られます。CMPで銅を平坦かつ均一に除去し、銅と絶縁膜の界面で再現性よく研磨を止められなければ、この多層配線技術は実現しなかったとされます［2］。ダマシンのめっきで最大の課題は、ビアや溝をボイドやシーム（継ぎ目）なく完全に埋めることでした［8］。

配線の寸法は世代とともに縮小しており、Intelの10nm世代の例では、最も狭い層で配線ピッチが20〜30nm、その上の層で40〜60nmとされています［9］。バリアメタルとCMPについては、銅配線バリアメタルの記事とCMP装置の記事で解説しています。

TSV：チップを貫通する電極

TSVは、半導体チップの内部を縦に貫通して電気的な接続をつくる電極で、複数のチップを3次元に積み重ねるために欠かせない技術とされます［10］。TSVを作る順番には、デバイスを形成する前（ビアファースト）、配線を形成する前（ビアミドル）、配線を形成した後（ビアラスト）の3通りがあります［11］。

TSVの穴を導体で埋める方法として、電解銅めっきによるビア充填は電極形成の最も重要な技術の1つとされています。確実な電気的接続のためには、ボイドやシームなく完全に埋める必要があり、硫酸銅めっき液には促進剤・抑制剤・レベラーなどの添加剤がバランスよく配合されます。ADEKAは2013年、TSV充填用の1液型添加剤を開発し、直径5〜20μm、アスペクト比1〜10の幅広いビアで、底から析出が進むボトムアップ充填による完全な充填を確認したと発表しています［10］。

RDL：再配線層

チップの電極をパッケージの外部端子へつなぐ再配線層（RDL）も、電解銅めっきで形成します。たとえばファンアウト型のウエハレベルパッケージ（FO-WLP）では、ダイの回路面に絶縁層を形成した後、銅の再配線層を電解めっきで形成します［12］。

微細なRDLの形成には、セミアディティブ法（SAP）が使われます。シリコンなどの基板の全面に、PVD、CVD、無電解銅などで極薄の銅の下地層を付け、フォトレジストを貼って露光し、レジストの開口部だけに電解銅をパターンめっきします。その後、レジストを剥離し、残った下地層をエッチングで除去して配線を分離します［13］。FO-WLPのRDLの線幅／間隔は、標準的なタイプで20μm／20μm以上［12］、平坦なガラスキャリアを使う微細配線型で2〜5μm程度です［14］。FO-WLPの工程は、FO-WLP/FO-PLPの記事で解説しています。

Cuピラー：Ni・SnAgを重ねる理由

チップをフリップチップで基板に接続するCuピラーも、電解銅めっきで作ります。フォトレジスト層に開けた穴の中に銅を電析してピラーを形成します。ダマシンやTSVと違い、銅のシード層は穴の底だけが露出し、ウエハ表面のほかの部分はレジストで覆われています。そのため、レジストの穴に閉じ込められた気泡や、有機物の残渣、シード層表面の自然酸化膜を取り除く前処理が必要になります［15］。

Cuピラーの上には、拡散バリア層とはんだ層を重ねる構造がとられます。TSMCの特許に示された構造例は、シード層（TiW/Cu、Ti/Cuなど）の上にCuピラー、拡散バリア層（Ni、Ni(P)、Ni(V)など）、薄いCuキャップ層、はんだ層（Sn-Ag、Snなど）を順に重ねたものです［16］。

Niなどの拡散バリア層を入れるのは、Cuピラーからはんだ層へのCuの拡散を止めるためです。バリアがないと、ピラーから豊富に供給されるCuがはんだ中のSnと反応し、はんだとの界面に非常に厚い金属間化合物（IMC）ができて、接合の強度と密着性が低下します。CuとSnの反応ではCu6Sn5やCu3SnといったIMCができ、IMCはもろいため、厚くなるとピラーバンプの機械的強度を下げます［16］。

はんだを銅のポストの先端に載せる構造には、配置の面での利点もあります。円形のはんだバンプと違い、Cuピラーは主に銅のポストの上にはんだを載せるため、組み立て時のリフローではんだ同士がつながる危険を抑えて、バンプの間隔を詰められると説明されています（例として、銅約40μm＋はんだ約25μm）［17］。サイズの目安としては、ピッチ250μmで径130μm、ピッチ約100μmで径80μm、狭い例ではピッチ62.5μmで径40μmのピラーが挙げられています［17］。

プリント基板プロセスでの電解銅めっき

SAP：有機パッケージ基板の微細配線

半導体パッケージ基板には、味の素ビルドアップフィルム（ABF）を絶縁層に使うプリント基板が広く使われています。ABFを使った多層基板は、セミアディティブ法（SAP）で製造されます。工程は、ABFの積層と硬化、レーザーによるビア形成、ABFの表面を粗化するデスミア処理、シード層としての無電解銅めっき、その上への厚い電解銅めっき、という流れです［18］。

めっき銅とABFの密着は主にアンカー効果（粗化した表面の凹凸への食い込み）に頼っています。一方で、L/S（線幅／間隔）15/15μm未満のような微細配線を形成するには、表面は平滑なほうが望ましく、密着と微細化の両立が課題になります［18］。

MSAP：極薄銅箔から始める方式

MSAP（モディファイド・セミアディティブ法）は、極薄の銅箔を張った有機基板から始める方式です。代表的な工程では、約3μmの銅箔を出発材料とし、レーザー直接描画で露光した後、約18〜20μmの銅をパターンめっきします。このパターンめっきで、マイクロビアの充填と配線の厚み形成を同時に行います。レジストを剥離した後のフラッシュエッチングで除去する銅は通常2〜3μm程度に抑えられるため、配線の断面形状を保ちやすく、微細配線に向いています［13］。

同じ寄稿によると、MSAPは、SAPでは有機基板の線幅・間隔20〜30μmの領域でコストが高くなりすぎることから、この領域向けに開発された方式です。特徴の例として、線幅・間隔30μm／30μmから20μm／20μmへの微細化や、直径55〜65μm・アスペクト比0.6〜1.0のブラインドマイクロビアが挙げられています［13］。

ブラインドビアの充填

層間をつなぐブラインドビア（片側だけが開いた穴）は、次のような流れでめっきします［13］。

レーザーまたは機械加工でブラインドビアを開けます。
プラズマ、薬液、またはその組み合わせでデスミア処理を行い、穴の底のパッドに残った樹脂を除去するとともに、後のめっきの密着のために壁面に凹凸を付けます。
無電解銅、カーボン系のダイレクトメタライゼーション、導電性ポリマーなどの一次メタライゼーションで、ビアの壁面を導電化します。
2〜4μmの電解銅のフラッシュめっきを行います。
ビアフィリング用の電解銅めっきでビアを埋めます。ビアフィリング用の液は、表面への銅の堆積を抑えながら、マイクロビアを優先的に埋めるように調整されています。

スルーホールを使わず、マイクロビアを積み重ねたり、ずらして配置したりして層間を接続する構造（Anylayer）では、直径約100μm・深さ75μmまでのマイクロビアを安定して充填できるとされています［13］。

スルーホールのめっき

基板を貫通するスルーホールをめっきで導通させる場合は、穴の中央で最低25μmのめっき銅の厚さが求められるのが一般的です。この要件を満たすために、基板表面には30μm以上の銅をめっきしなければならない場合もあります。スルーホールを使わず、マイクロビアで層間を接続するAnylayer構造では、この要件がなくなります［13］。プリント基板の製造全体については、プリント基板の製造プロセスの記事をご覧ください。

ガラスインターポーザでの電解銅めっき

ガラスをコア材に使うガラスコア基板やガラスインターポーザでは、ガラスを貫通する電極（TGV）を銅で形成します。TGVは、レーザー支援の穴あけやウェットエッチングで穴を形成した後、穴を銅で完全に満たす方式か、側壁にめっきした後に絶縁材で埋める方式で金属化されます。どちらの方式にも、応力、平坦性、信頼性の面でトレードオフがあります［19］。

ガラスは絶縁体なので、めっきの前にシード層が必要です。シード層には、Ti/CuやCr/Cuなどの薄い導電層を、スパッタリングまたは無電解めっきで付けます。高アスペクト比のビアの内部まで均一に被覆することが、確実な銅充填の前提になります。その後、電解めっきでビアを充填します［20］。

具体的な製品化の例では、大日本印刷（DNP）が、貫通孔に銅を満たす「充填タイプ」と、貫通孔の側壁に金属層を密着させた「コンフォーマルタイプ」の両方のTGVガラスコア基板を開発しています。コンフォーマルタイプでは、新しい工法でガラスと金属の密着性を高め、アスペクト比9以上の貫通電極を実現したとしています［21］。同社は2025年12月にパイロットラインを稼働させ、510×515mmのパネルで両タイプを用意する計画です［22］。

充填方式の課題として、ガラスコア基板の50μm以下の微細なビアに銅を充填するには、低い電流で長時間めっきする必要があり、プロセスコストが増える一因とされています。東レは、コンフォーマルめっきしたTGVの内部を、感光性ポリイミドで空洞なく埋める材料を開発し、銅めっきのコスト低減を図っています［23］。TGVの穴あけから銅めっき、量産に向けた課題までは、ガラスコア・ガラスインターポーザのプロセス開発の記事で詳しく解説しています。

用途別のサイズ感

電解銅めっきで形成する配線や電極の大きさは、用途によって4桁近く異なります。以下は、本記事で取り上げた出典に示された例です。製品や世代によって値は大きく変わるため、目安としてご覧ください。

用途	寸法の例	出典
ダマシン配線（Intel 10nm世代）	配線ピッチ 20〜30nm（最も狭い層）、40〜60nm（その上の層）	［9］
TSV	直径 5〜20μm、アスペクト比 1〜10（添加剤の評価範囲）	［10］
FO-WLPのRDL	線幅／間隔 2〜5μm（微細配線型）、20μm以上（標準型）	［12］［14］
Cuピラー	径 40μm（ピッチ62.5μm）〜130μm（ピッチ250μm）	［17］
有機パッケージ基板（SAP）	L/S 15/15μm未満で平滑な表面が望ましい	［18］
MSAP基板	線幅・間隔 20〜30μm、マイクロビア直径 55〜65μm	［13］
マイクロビア（Anylayer）	直径約100μm・深さ 75μmまで充填	［13］
スルーホール	穴の中央でめっき厚最低25μm	［13］
ガラスのTGV	アスペクト比 9以上（コンフォーマル）、50μm以下のビアは充填に長時間	［21］［23］

まとめ

電解銅めっきは、陰極で銅イオンを還元して析出させる単純な原理の上に、シード層の形成と添加剤の制御を組み合わせることで、nmオーダーのチップ配線から数百μmのプリント基板の穴まで、幅広い電極・配線形成を担っています。微細な穴を空洞なく埋めるボトムアップ充填は、抑制剤・促進剤・レベラーの吸着の競合によって実現されています。

ウエハプロセスでは、低抵抗の銅をダマシンとCMPで多層化した配線、チップを貫通するTSV、SAPによるRDL、NiバリアとSnAgなどのはんだを重ねたCuピラーで使われています。プリント基板では、有機基板のSAPやMSAPによる微細配線、ブラインドビアの充填、スルーホールのめっきに使われ、ガラスインターポーザでは、TGVを銅で満たす方式と側壁だけにめっきする方式が開発されています。本記事で取り上げた用途では、シード層を穴の内部まで均一に形成することと、ボイドやシームのない充填が、共通の課題として挙げられています。めっき装置については、ウエハ/基板めっき装置の記事で解説しています。