半導体パッケージングは、シリコンウエハ上に作り込んだ素子を製品として取り扱えるようにするための後工程です。微細化と高集積化が進む半導体チップの性能を最大限に引き出すために、この工程の重要性はますます高まっています。本記事では、半導体パッケージング工程の基本的な流れと、各工程における最新の技術トレンドを詳しく解説します。
半導体パッケージング工程の基本的な流れ
一般的なパッケージング工程は、以下の順序で行われます：
- プロービング（ウエハ検査）
- バックグラインド（裏面研削）
- ダイシング（切断）
- チップ・ダイボンディング
- ワイヤボンディングまたはフリップチップボンディング
- モールディング（樹脂封止）
- 最終検査
それでは、各工程について詳しく見ていきましょう。
プロービング（ウエハ検査）
目的と重要性
プロービングは、前工程で作製したウエハ上の全チップについて回路が正常に機能するかを全数検査する工程です。不良ダイを早期に発見することで、後続工程での無駄な処理コストを抑制し、歩留まり向上に直接貢献します。
プロセスの詳細
- プローブと呼ばれる探針を各チップの電極パッドに接触させます。
- 電気特性をチェックし、規格外の不良ダイを特定してインクマーキングまたはウエハマップへの記録を行います。
- 電気特性が規格内に収まった良品ダイはKGD（Known Good Die）と呼ばれ、後続の工程に進みます。
最新技術とトレンド
- 全自動化：先端LSI向けの半導体試験装置は完全に自動化されています。ウエハキャリアから搬送ロボットが一枚ずつウエハを取り出し、プローブカードと呼ばれる治具を用いてウエハ単位での一括並列検査を実施します。
- 高精度プローブカード：先端LSIの微細化・多ピン化に伴い、プローブカードの製造工程にも高度な精密さが要求されます。製品ごとに専用プローブカードが必要であり、電極ピッチの縮小に対応した微細加工技術が不可欠です。
バックグラインド（裏面研削）
目的と重要性
バックグラインドは、ダイシング工程前にウエハの裏面を研削して薄化する工程です。最終製品の薄型化と放熱性・電気特性の向上に直結する重要なステップであり、後工程全体の品質を左右します。
プロセスの詳細
- SEMI規格で規定された300mmシリコンウエハの初期厚さ775μmを、用途に応じて100μm以下まで薄化します。
- 研削には高精度のバックグラインド装置を使用し、ウエハ面内で均一な厚さ分布を実現します。研削後はCMP（化学機械研磨）やドライポリッシュによる表面仕上げを施す場合もあります。
薄型化の意義
- 携帯端末向け：スマートフォンなどの携帯端末では、チップの薄さが製品全体の薄型化に直結します。
- パワーデバイス：シリコンを薄くすることでオン抵抗が低減し、スイッチング損失の改善による電力変換効率の向上が得られます。
最新技術とトレンド
- 極薄ウエハ処理：最新の装置・プロセス技術では、50μm以下の極薄ウエハの安定処理が可能になっています。
- ストレスリリーフ技術：薄化によってウエハの機械的強度が低下し反りが生じやすくなるため、研削後にドライポリッシュやウェットエッチングでダメージ層を除去するストレスリリーフ技術の適用が進んでいます。極薄ウエハの安定搬送・処理と組み合わせて用いられます。
ダイシング（切断）
目的と重要性
ダイシングは、ウエハをスクライブライン（切断予定ライン）に沿ってチップ単位に個片化する工程です。切断精度と切断面の品質は、チップの収率と長期信頼性に直接影響します。
従来の方法
- ダイシングソー（ダイサー）：ダイヤモンド砥粒を含むダイシングブレードを高速回転させ、ウエハを機械的に切断します。
- 課題：機械的な切断のため、切断面のシリコンが欠ける「チッピング」が発生しやすく、チップ破壊強度の低下につながる場合があります。
最新技術とトレンド
- ステルスダイシング：
- レーザーを用いた非接触切断方法です。
- ウエハ内部の切断予定面にパルスレーザーを集光・照射して改質層を形成し、その後テープ拡張による外力を加えてチップを分離します。
- チッピングが大幅に少なく、50μm以下の極薄チップの製造にも対応可能です。
- プラズマダイシング：
- フォトレジストやマスクでチップ領域を保護した状態で、プラズマエッチングによりスクライブラインを異方性エッチングしてウエハを個片化します。
- 機械的ストレスが生じず、スクライブライン幅を極限まで狭められるため、ウエハ1枚あたりの取れ数増加にも貢献します。
- ウェットエッチング：
- 薬液による化学的溶解でウエハを切断する方法です。
- 直線以外の複雑な形状への切断にも対応でき、MEMSなど特殊なデバイスの個片化に用いられます。
チップ・ダイボンディング
目的と重要性
チップ・ダイボンディングは、個片化した半導体チップをリードフレームまたはパッケージ基板上に固着させる工程です。チップの電気的・機械的・熱的接続の基礎を形成する重要なステップであり、接合材料と接合方式の選択がデバイスの熱抵抗や信頼性に大きく影響します。
プロセスの詳細
- ダイボンダ装置がダイシングテープ上のチップをコレットでピックアップします。
- 基板の所定位置に接着材料を塗布または貼付します。
- チップを基板上に高精度で位置合わせして配置し、加熱または紫外線照射で固定します。
接着方法の種類
- 従来の方法：
- 銀フィラー入りエポキシ系銀ペーストを使用し、加熱により樹脂成分を硬化させます。
- 熱伝導性に優れ、パワーデバイスやディスクリート製品に適しています。
- フリップチップ方式：
- チップの電極面（バンプ形成面）を下向きにして基板に接合します。
- はんだバンプ（Sn系合金）または金・スズバンプによる接合を行います。
- 接合後はアンダーフィル剤を毛細管現象でチップ・基板間の隙間に充填するか、異方性導電接着膜（ACF）を用いて電気的接続と固定を同時に行います。
最新技術とトレンド
- 超音波接合：超音波振動と加圧を組み合わせ、金属同士を固相状態で直接接合するサーモソニックボンディング技術が採用範囲を広げています。
- ナノ粒子接合：金や銀のナノ粒子ペーストを用いた低温焼結接合技術が、高温動作環境における耐熱信頼性の高さからSiCやGaNなどのパワーデバイス向けに注目されています。
- 自己組織化技術：表面張力や化学的親和力を利用してチップの位置合わせを自動的に行う自己組織化技術の研究が進んでいます。
ワイヤボンディング
目的と重要性
ワイヤボンディングは、チップ上の電極パッドと基板またはリードフレームの電極を金属細線で接続する工程です。チップと外部回路との電気的接続を確立するうえで極めて重要であり、現在も多くの量産パッケージで主流の接続方法として用いられています。
使用材料
- 金（Au）：酸化しにくく高い信頼性が要求される高付加価値製品に使用されます。
- アルミニウム（Al）：汎用のパワーデバイスやディスクリート製品に広く使用され、超音波接合で固定します。
- 銅（Cu）：金より安価で電気抵抗も低く、大電流用途や高密度実装向けに採用が拡大しています。
プロセスの詳細
- キャピラリーと呼ばれる中空状の治具にワイヤを通します。
- ワイヤ先端に放電でボールを形成し、熱と超音波振動・加圧を組み合わせてチップ側の電極パッドに接合します（ファーストボンド）。
- キャピラリーをループ軌跡に沿って移動させ、所定の高さと弧長でワイヤを引き出します。
- 基板またはリードフレーム側の電極に超音波と加圧でスティッチ接合を行い、ワイヤを切断します（セカンドボンド）。
- この動作を全電極パッドに対して繰り返します。
最新技術とトレンド
- 細線化：ボンディングワイヤの直径を15μm以下に細線化することで、狭ピッチ電極への対応と高密度実装が可能になっています。
- 低ループ化：ワイヤのループ高さを低く抑えるプロセス制御の高度化により、薄型パッケージへの対応が進んでいます。
- 銅ワイヤの普及：コスト削減と電気特性向上のため銅ワイヤの採用が増加しており、電極パッドへの機械的ダメージを抑制するボンディング条件の最適化が進んでいます。
モールディング（樹脂封止）
目的と重要性
モールディングは、半導体チップとボンディングワイヤを湿気・汚染・機械的衝撃などの外部環境から保護するために樹脂材料で封止する工程です。製品の長期信頼性と耐久性を確保するうえで非常に重要であり、封止材料の熱膨張係数（CTE）とシリコンチップのCTEの整合が信頼性設計の鍵となります。
封止方法
- トランスファモールディング：
- 金型のキャビティ（チップ・基板を収める閉鎖空間）に、プランジャーで加圧した溶融樹脂を流し込みます。
- 樹脂がキャビティ全体に充填された後、加熱硬化させて固めます。量産性が高く、リードフレームパッケージに広く採用されています。
- コンプレッションモールディング：
- キャビティ内に液状または顆粒状の樹脂を予め供給した状態でチップ・基板を浸漬し、上下型を閉じることで加圧・加熱して樹脂を硬化させます。
- ウエハレベルパッケージングや大判パネルへの封止に適しており、FO-WLP工程で広く採用されています。
封止材料
- エポキシ樹脂に溶融シリカフィラーを高充填率で混合した複合材料（エポキシモールドコンパウンド：EMC）が一般的に使用されます。
- 溶融シリカフィラーの高充填により、熱伝導率の向上と線膨張係数（CTE）のシリコンへの近似化が図られ、熱応力による界面剥離やクラックを抑制します。
最新技術とトレンド
- 高熱伝導性樹脂：AI・HPC向けチップの発熱増大に対応するため、窒化ホウ素（BN）などの高熱伝導フィラーを配合した封止材料の開発が進んでいます。
- 低応力樹脂：薄型パッケージや積層チップへの適用を見据え、弾性率を低減してチップへの機械的ストレスを軽減する低応力EMCの使用が増えています。
- 薄型封止技術：FO-WLPやウエハレベルチップスケールパッケージ（WLCSP）など、極薄の封止構造を実現するプロセス技術が開発されています。
最新のパッケージング技術トレンド
高性能パッケージング技術
- FC-BGA（フリップチップ-ボールグリッドアレイ）
- パソコンやサーバー向けCPU・GPUの主流パッケージとなっています。
- ビルドアップ多層有機基板上にチップをはんだバンプで接合し、基板裏面にはんだボール電極を格子状に配列することで高い電気性能と実装信頼性を実現します。
- SiP（システムインパッケージ）によるチップレット統合が進んでおり、異なるプロセスノードで製造された複数のダイを一つのパッケージに集積することが可能になっています。
- FO-WLP（ファンアウト-ウエハレベルパッケージング）
- TSMCのInFO（Integrated Fan-Out）技術がiPhoneのアプリケーションプロセッサに採用されたことで広く知られています。
- 従来の多層有機基板を使わず、モールド樹脂で再構成したウエハ（reconstituted wafer）上に再配線層（RDL）を形成することで、薄型かつ高密度な端子引き出しを実現します。
- RDL技術によってチップの電極ピッチを拡張し、外部接続端子をチップ外周部にも効率的に配置します。
- 2.5D実装
- シリコンインターポーザを介して複数のチップを高密度に並置・実装する構造です。
- シリコン貫通電極（TSV）と再配線層（RDL）を組み合わせることで、チップ間を短距離・高密度に接続し、広帯域かつ低消費電力のインターフェースを実現します。
- FPGA・GPU・HBM（High Bandwidth Memory）を統合するHPC（High Performance Computing）用途に採用されており、高性能と低消費電力を両立します。
パッケージの小型化・高性能化
- チップの微細化・高集積化に伴い、パッケージング工程に求められる寸法精度と工程数が増大しています。
- 厳しいプロセス要求に応える新材料の開発が進んでいます。例えば、低誘電率（Low-k）層間絶縁材料や高熱伝導性放熱材料の研究が活発です。
- チップレット間の短距離・高密度配線による信号遅延の低減と消費電力の削減が図られており、実装密度の向上が性能改善に直結しています。
自動化と精密化
- 検査工程の全自動化が進んでおり、人的エラーの排除と生産タクトタイムの短縮による生産性向上が図られています。
- プローブカードのピン数増加と電極ピッチ縮小への対応により、より微細化・多端子化した先端チップの一括並列検査が可能になっています。
- ステルスダイシングやプラズマダイシングなどのレーザー・ドライプロセス技術の普及により、切断品質と歩留まりの向上が実現しています。
参考サイト
以下は、半導体パッケージング技術に関連する技術記事が掲載されているサイトのリストです：
- 半導体パッケージング技術の最新動向
3次元実装技術や先端パッケージ実装技術について詳細に解説しています。FC-BGA、FO-WLPなどの最新技術トレンドも紹介しています。 - 半導体製造プロセスの解説
半導体製造工程の全体像を初心者にもわかりやすく説明しています。ウェハ製造からパッケージングまでの各工程を詳しく解説しています。 - 次世代半導体パッケージ技術の解説
レゾナックが提供しています。3Dパッケージを目指して開発が進む最先端の次世代半導体パッケージ技術について、課題と技術動向を解説しています。 - 半導体パッケージングソリューション
アムコー・テクノロジーが提供する様々な半導体パッケージングソリューションを紹介しています。リードフレームからSystem in Package (SiP)まで幅広い技術を解説しています。 - 半導体の後工程「OSAT」の解説
東京エレクトロンが提供。半導体製造の後工程に当たるパッケージングとテストを専門で請け負うOSAT企業の役割と、最新の技術動向について解説しています。 - 半導体の前工程と後工程の違い
半導体製造における前工程と後工程の違いを詳しく解説し、それぞれの工程の重要性と技術的特徴を説明しています。 - 半導体(IC)パッケージとは
京セラが提供する半導体パッケージの基本的な情報と、同社が提供するパッケージ製品について説明しています。 - 半導体パッケージング市場 – 2024年～2029年までの予測
半導体パッケージング市場の成長予測と市場動向について詳細なレポートを提供しています。
まとめ
半導体パッケージング工程は、チップの高性能化・小型化・低消費電力化の要求に応じて継続的に進化しています。プロービングからモールディングに至る各工程での新材料・新プロセスの導入に加え、FC-BGA・FO-WLP・2.5D実装といった先進パッケージング技術の普及により、より高性能で信頼性の高い半導体製品の製造が実現しています。今後も、生成AI・5G/6G通信・自動運転・IoTといった用途の拡大に伴い、チップレット統合やTSVを活用した3D実装技術をはじめとするパッケージング技術のさらなる革新が求められます。この分野の技術進歩は、私たちの日常生活を支える電子機器の性能向上に直結しており、後工程の戦略的重要性はますます高まっていくでしょう。
