チップレットとは？製造工程・市場規模・関連企業を徹底解説

チップレット技術は、次世代半導体の性能限界を突破する重要なアーキテクチャとして、半導体業界全体で急速に採用が進んでいます。

シリコンの微細化が物理的限界に近づき、ムーアの法則を超えた「モア・ザン・ムーア（More than Moore）」というアプローチが台頭する中、チップ間を3次元的に接続する技術として、FO-WLP（ファンアウト・ウェーハレベルパッケージ）、TSV（シリコン貫通ビア）を用いた3D-IC、および2.5Dと呼ばれるシリコンインターポーザ上で異種デバイスを接続するプロセスが開発されました。

Intel/EMIB、Foveros、AMD/EPYC、TSMC/InFO、CoWoS、SoICなどがその代表的な実装技術です。

半導体のチップレット集積とは、複数の小さなチップ（チップレット）を1つの大きな基板やパッケージに集積する技術です。従来の単一の大きなモノリシックチップを作成する代わりに、CPU・GPU・メモリ・アナログ・RFといった機能ごとに異なるチップレットをそれぞれ最適なノードで設計・製造し、それらをパッケージングの段階で組み合わせて1つのシステムを構築します。

国内ではRapidusによる2nm世代半導体の開発や、自動車メーカー各社が結集した新会社ASRAの設立など、大規模なプロジェクトが進行中です。一方、海外ではSilicon Boxがイタリアに36億ドルを投資して最先端のチップレット統合施設を建設する計画や、Imec主導の自動車用チップレットコンソーシアムの発足など、グローバルな取り組みが加速しています。本記事では、国内外の最新動向をもとに、チップレット技術の定義・製造工程・市場規模・関連企業を体系的に解説します。

チップレットとは？

チップレットの定義

チップレットとは、CPU・GPU・SRAM・アナログ・RF・センサなど特定の機能単位に分割・設計された小さな半導体チップのことです。これらは、より大規模な集積回路システムを構成するために組み合わせて使用されます。従来の単一プロセスノードで製造された大型モノリシックチップとは異なり、チップレットは各機能に最適なプロセスノードで個別に製造された後、パッケージングの段階でチップ間を微細配線で接続し、レゴブロックのように組み合わせることで、高性能かつ製造効率の高い半導体デバイスを実現します。

チップレットのコンセプト
出典：SE-Ho You (Samsung), “From Package-Level to Wafer-Level Integration”, IEDM2020, SC1

チップレット技術の特徴

チップレット技術の最大の特徴は、その設計の柔軟性と製造効率の高さにあります。異なる機能を持つチップレットを目的に応じて組み合わせることで、カスタマイズ性の高い半導体デバイスを効率的に構成できます。

また、チップレットは機能単位で個別に製造されるため、各チップのダイサイズを最小化してウェーハ1枚あたりの取れ数を増やすことができ、製造プロセスの最適化と歩留まりの向上が同時に実現します。結果として、モノリシック設計と比較して全体的な製造コスト削減につながります。

チップレット技術の利点

チップレット技術には、以下のような利点があります：

高性能化：異なる製造プロセスノードで個別に最適化されたチップを組み合わせることで、各機能ブロックの性能を最大化し、システム全体の性能を向上させることができます。
コスト削減：チップレット単位での製造により各ダイの歩留まりが向上し、不良チップが生じた場合も該当チップレットのみを交換・選別できるため、全体的な製造コストが削減されます。
柔軟性：必要な機能のチップレットを組み合わせることで、同一のチップレット群から多様な製品ラインナップを効率的に展開できます。

これらの特徴により、チップレット技術は次世代の半導体製造において中心的な役割を果たすと期待されています。

ものづくり太郎氏のYouTube動画の中でも、チップレットについてわかりやすく解説されています。

チップレットの市場規模

急成長するチップレット市場

チップレット市場は急速に拡大しており、その成長率は際立っています。市場調査会社Market.USによると、世界のチップレット市場規模は2023年の31億ドル（約5,000億円）から、2024年には44億ドル（約7,000億円）に拡大すると予測されています。

2033年の市場予測

同調査によると、2033年にはチップレット市場が1,070億ドル（約17兆円）にまで成長すると予測されています。この急激な成長は、生成AI・車載電子機器・消費者向け電子機器・データセンターといった分野における高性能コンピューティングの需要増加と、チップレットアーキテクチャがこれらの要求に対して有効な解として認識されていることによるものです。

年平均成長率（CAGR）

チップレット市場の年平均成長率（CAGR）は、2023年から2033年にかけて42％以上と予測されています。この成長率は半導体市場全体の平均を大きく上回るものであり、チップレット技術がモノリシック設計に代わる主流アーキテクチャとして半導体産業全体のパラダイムシフトを牽引する可能性を示しています。

このような急速な市場拡大は、チップレット技術が半導体産業の中核を担う技術として広く認知されつつあることを反映しています。高性能化・低消費電力化・コスト効率化を同時に求める多様な産業からの需要が、チップレット市場の成長を後押ししているのです。

チップレットを構成する製造工程

前工程：個別チップレットの製造

チップレットアーキテクチャは、CPU・GPU・SRAM・アナログ・RF・センサなどのデバイス機能を個別のダイとして分割し、中工程で相互接続を行うというコンセプトです。従って、各チップレットは搭載する機能に最適な製造プロセスによってウェーハ上に形成されます。チップサイズをできるだけ小さくしてウェーハ1枚あたりの取れ数（ダイ数）を増やすことで歩留まりが向上し、生産コストの低減につながります。

インターポーザあるいはシリコンブリッジとの接続端子のピッチ・サイズについては、UCIeなどのコンソーシアムにより標準化の動きが進んでいます。

UCIeの2.5D接続におけるマイクロバンプ（Cuピラー/Sn合金はんだ）による接続ピッチは25〜55μmと定義されています。また、3D接続ではハイブリッドボンディングが採用され、Cu-Cu直接接合によって10μm以下の接続ピッチが想定されています。

中工程：チップレットの接続

チップレットの製造における特徴的な工程が「中工程」です。

この段階では、前工程で個別に製造されたチップレットを相互に接続します。中工程では、「インターポーザ」と呼ばれる微細な銅めっき配線をパターニングした基板を介してチップ間の短距離高密度接続が行われます。

水平方向の配線は、配線幅/間隔（Line&Space）L/S＝2/2μm以下の微細配線で接続されます。

垂直方向の配線については、シリコンインターポーザの場合はシリコン貫通ビア（TSV：Through-Silicon Via）が用いられ、有機インターポーザの場合はエポキシ樹脂やポリイミド樹脂などの層間絶縁フィルムを積層したビルドアップ工法によって形成されたスタックビアが用いられます。

これらの中工程技術には、前工程で培われたリソグラフィや薄膜形成などの技術・ノウハウが活かされています。

後工程：パッケージング

最後の後工程では、中工程で相互接続されたチップレットを1つのパッケージに収めます。

この段階では、樹脂基板（FC-BGA基板など）の多層積層や、マイクロバンプ・ハイブリッドボンディングなどを利用したチップ間接続・組み立て技術が必要です。また、異種材料の組み合わせに起因する熱膨張係数（CTE）の差による熱応力や、振動・衝撃などの機械的負荷に対する長期信頼性の確保も重要な技術課題となります。後工程では、組み立て型ものづくりで蓄積された経験と精密接合技術が活かされます。

チップレットの製造工程は、前工程・中工程・後工程の技術を有機的に組み合わせることで、従来のモノリシック設計では実現困難だった高性能・高集積・高コスト効率を同時に達成しています。

この革新的な製造プロセスが、チップレット技術の急速な発展と市場拡大を支えているのです。

チップレットの主な用途

高性能コンピューティング

チップレット技術は、高性能コンピューティング（HPC）分野で特に注目されています。CPUやGPUなどの演算処理装置において、チップレットを用いることで、より高い処理能力と電力効率を同時に実現できます。例えば、AMDの最新プロセッサではチップレット技術が採用され、演算コアを5nmプロセスのCCD（Core Complex Die）、I/Oを6nmプロセスのIODで分離製造することで、高い演算性能と電力効率を両立しています。

モバイルデバイスと5G通信

スマートフォンなどのモバイルデバイスや5G通信機器においても、チップレット技術の活用が進んでいます。プロセッサ・メモリ・RF通信モジュールなど複数の機能を、それぞれに最適なプロセスノードで製造した個別のチップレットとして実装し、1つのパッケージに統合することで、高性能かつコンパクトで低消費電力なデバイスの実現が可能となります。

自動車産業とIoT

自動車産業やIoT（モノのインターネット）分野でも、チップレット技術の応用が期待されています。自動運転システムやコネクテッドカーが要求する高度な処理性能と車載信頼性に対応するため、チップレットを用いた高性能・低消費電力の半導体デバイス開発が進められています。ASRAやImecの自動車用チップレットコンソーシアムなど、業界横断での標準化・共通化の動きもこの流れを加速しています。IoTデバイスにおいても、センサ・プロセッサ・通信モジュールを効率的に統合する手段として、チップレット技術の活用が進みつつあります。

チップレット技術は、これらの分野以外にも、AIアクセラレータ、エッジコンピューティング、医療機器など、幅広い用途での展開が進んでいます。その設計柔軟性と高性能化の可能性により、今後さらに多様な分野での応用が期待されています。

チップレットの関連企業

半導体メーカー

チップレット技術の開発と実用化において、大手半導体メーカーが主導的な役割を果たしています。特に注目されているのは以下の企業です：

企業名	製品名	概要
AMD	Radeon RX 7900シリーズ	チップレットデザインを採用した世界初のゲーミングGPU。5nmプロセスのGraphics Compute Die（GCD）と6nmプロセスのMemory Cache Die（MCD）を組み合わせ、高性能と電力効率を実現。
Intel	Foveros	シリコンブリッジでチップ間を接続するEMIBテクノロジーと2.5Dシリコンインターポーザを用いたFoverosテクノロジーを組み合わせ、シングルチップのパフォーマンスでさまざまなチップレットとタイルを相互接続。
TSMC	CoWoSシリーズ	CoWoS-S（シリコンインターポーザ）、CoWoS-R（シリコンインターポーザ＋FO-RDL）、CoWoS-L（LSI：Local Silicon Interconnectでチップ間をサブミクロンの配線で接続し、受動部品をエンベッド）。最先端のチップレット向け製造プロセスを提供。
Samsung	I-Cube/H-Cube/X-Cube	先端パッケージングファウンドリとして、2.5D・3Dパッケージを提供。

半導体パッケージングメーカー

FC-BGAメーカー・OSATなどがそれぞれの独自技術でチップレット向けの有機インターポーザやガラスコア基板を開発しています。

企業名	概要
イビデン	FC-BGA大手。チップレット技術に活用可能な大型基板を用いた高密度配線形成技術を持つ。2.5D・3Dパッケージの開発にも取り組んでいる。
新光電気工業	FC-BGA大手。2.1D・2.3Dパッケージを開発（i-THOPなど）。光チップレットの開発にも取り組んでいる。
アオイ電子	東京工業大学と共同で「Pillar Suspended-Bridge」（PSB）というチップレット集積技術を開発。シャープ三重工場に生産ラインを構築中。
TOPPAN	JOLED能美工場を取得し次世代技術開発および量産ラインの構築を行い、2027年以降の稼働を予定。単体での電気検査が可能なコアレス有機インターポーザを開発。
DNP（大日本印刷）	次世代半導体パッケージ向けのガラスコア基板、RDLインターポーザを開発。

製造装置メーカー

チップレットの製造には高度な専用装置が必要であり、以下のような企業が重要な役割を果たしています：

企業名	製品	概要
TOWA	モールディング装置	世界シェア約70%を占める。高度なモールディング技術により、製造難易度の高い大型パッケージにも対応。生成AI向け・高機能AI向け半導体のチップサイズが大きいチップレット製品向け装置を開発。
アルバック	スパッタリング装置、デスカム装置、デスミア装置	チップレット間の微細配線形成に対応する薄膜形成・残渣除去など、大型基板対応装置を開発販売。
タツモ	ウェーハボンディング装置	Die To Waferダイレクト・トランスファー・ボンディング装置を開発。
ニコン	ArF液浸露光装置	半導体のアドバンストパッケージ向けに、解像度1.0μm（L/S）を実現する高生産性デジタル露光装置の開発を進めており、2026年度中の発売を予定。

材料メーカー

チップレットの性能と信頼性を支える材料の開発も重要です。以下の企業が注目されています：

企業名	製品	概要
太陽ホールディングス	絶縁材料	再配線層（RDL）用の絶縁フィルム、封止用の絶縁フィルムの開発。
リンテック	高機能テープ	三次元実装やチップレット集積に関わる新たなテープ・装置および独自プロセスの開発を推進するため、福岡県の三次元半導体研究センターに入居し「実装技術開発室」を開設。
住友ベークライト	封止材料	半導体封止用エポキシ樹脂成形材料・感光性材料などを活用し、高機能樹脂開発技術をベースとしたチップ間接合材等の開発を、東北大学のプロセス・評価技術と共創。
レゾナック	高解像度感光性フィルム、封止材、熱界面材料（TIM）	半導体の装置・材料・基板メーカーで構成されるコンソーシアム「JOINT2」で次世代半導体パッケージの評価技術・材料を開発中。米国シリコンバレーで「US-JOINT」を新たに設立。
JSR	絶縁材料	再配線層（RDL）などに用いるポリイミド（PI）系の感光性絶縁材料を開発。

これらの企業の技術力と産業横断的な協力関係が、チップレット技術の発展と普及を支えています。

今後、さらに多くの企業がこの分野に参入し、材料・装置・プロセスの各層での技術革新が加速することが期待されています。

国家プロジェクト、研究団体

NEDOーポスト5G情報通信システム基盤強化研究開発事業	NEDOが推進する「チップレット設計基盤構築に向けた技術開発事業」の概要を紹介するページ。Society 5.0実現に向けたAI半導体開発の一環として、チップレット技術の設計・製造基盤構築を目指す5年間のプロジェクトの詳細が記載されています。
チップレット集積プラットフォーム・コンソーシアム	東京工業大学が主導する「チップレット集積プラットフォーム・コンソーシアム」の公式ウェブサイト。次世代チップレット集積技術の開発と実用化を目指し、最新の研究成果・業界動向を発信。産学連携の取り組みを推進しています。
自動車用先端SoC技術研究組合（ASRA、アスラ）	ASRAは、自動車メーカーや半導体企業14社が参画する技術研究組合。チップレット技術の車載応用に向けた研究開発と仕様の共通化を目的とし、2030年以降の量産適用を目指しています。自動車の知能化・電動化に必要な高性能コンピューティングの実現に向けた取り組みを推進。
エレクトロニクス実装学会　ーシステムインテグレーション実装技術委員会	3次元パッケージやヘテロジニアス・インテグレーションなど、最新の半導体集積化技術の動向調査や将来技術の方向性探索を目的としています。