シリコンフォトニクス〜原理・材料・製造プロセスとCPOパッケージング

シリコンフォトニクスは、半導体の製造技術を使ってシリコンの上に光の回路を作り込む技術です。データセンターの通信機器から、スイッチやAI向けチップのパッケージの中へと光の接続が入り込むにつれ、その製造プロセスとパッケージング技術の重要性が高まっています。本記事では、原理と材料、光信号の送受信と電気信号への変換、使われる製造プロセスとロジックのノード、パッケージング（CPO）、メモリへの応用、量産に向けた課題を、プロセスの視点から解説します。

シリコンフォトニクスの原理
材料
光信号の送受信と電気信号への変換
1. 送信：電気から光へ
2. 受信：光から電気へ
製造プロセスとロジックのノード
パッケージング技術
1. ファイバとの結合
2. コパッケージド・オプティクス（CPO）
メモリへの応用
量産に向けた課題
関連動画
まとめ
参考サイト一覧

シリコンフォトニクスの原理

シリコンフォトニクスでは、シリコンをサブマイクロメートルの精度で加工して、微小な光の部品を作ります。これらは赤外域の光で動作し、最も一般的には、光ファイバ通信の大半で使われる波長1.55μmの光を扱います。シリコンは通常、シリカ（酸化シリコン）の層の上に載っており、電子デバイスと同様に、シリコン・オン・インシュレーター（SOI）と呼ばれる構造です。シリコンフォトニクスのデバイスは、既存の半導体製造技術で作ることができます［1］。

シリコンは、波長約1.1μm以上の赤外光に対して透明です。また屈折率が約3.5と非常に高いため、光を強く閉じ込めることができ、微小な光導波路を作れます［1］。光が通る「配線」である導波路を、シリコンの微細加工で作れることが、この技術の出発点です。

材料

中心となる材料は、SOIのシリコンです。ただしシリコンは間接遷移型のバンドギャップを持つため、レーザーとして効率よく発光できません。また、電圧で屈折率を変えるポッケルス効果がないため、効率のよい電気光学変調も苦手です。そこで、ほかの材料の薄膜をシリコンに貼り合わせる「異種集積」によって、この制約を補います［1］。

III-V族半導体：光と電気の変換に優れた特性を持ちます。たとえばハイブリッドシリコンレーザーは、シリコンをリン化インジウムなどの半導体と接合し、それを発光媒体にします［1］。
ニオブ酸リチウム、チタン酸バリウム：電気光学の用途に使われる材料です［1］。薄膜のニオブ酸リチウムを窒化シリコンの光回路にウエハー単位で接合する研究も報告されています［2］。
ゲルマニウム：受光器に使われます（後述）［1］。
窒化シリコン：光導波路の材料としても使われます［1］。

異種集積の方法には、マイクロ転写印刷、ファンデルワールス集積、ウエハー接合などがあります［1］。

光信号の送受信と電気信号への変換

送信：電気から光へ

典型的な光リンクでは、まずデータを、電気光学変調器か、直接変調するレーザーによって、電気から光に変換します。電気光学変調器は、光の強度や位相を変えます。シリコンフォトニクスでは、シリコン中の自由キャリアの密度を変えて変調するのが一般的です［1］。

変調器の大きさは方式によって大きく異なります。マッハツェンダー干渉計のような非共振型の変調器は、一般にmm単位の大きさで、通信やデータ通信に使われます。一方、リング共振器のような共振型のデバイスは、数十μmと小さく作れます［1］。リング型の変調器とゲルマニウムの受光器を集積した光インターコネクトの試作も示されています［1］。

受信：光から電気へ

受信側では、光信号を半導体の受光器で電気に戻します。キャリアを生成する半導体には、光子のエネルギーより小さいバンドギャップを持つ材料を使い、最も一般的なのは純粋なゲルマニウムです。多くの受光器は、生成したキャリアをpn接合で取り出します［1］。GlobalFoundriesのプロセスのように、SOIの導波路に結合する形でゲルマニウムをエピタキシャル成長させる工程を持つものもあります［3］。

製造プロセスとロジックのノード

モノリシック集積：GlobalFoundriesの45nm SOI

光の回路と電子回路を1つのチップに作る方式（モノリシック集積）の例が、GlobalFoundriesの「Fotonix」です。300mmのフォトニクスと300GHz級のRF-CMOSを1つのチップに組み合わせたプラットフォームで、米国ニューヨーク州マルタの工場で製造されています［4］。

大学などに試作の場を提供するカナダのCMC Microsystemsの資料によると、このプロセス（45SPCLO）は45nmのSOIプラットフォームの上に、RF、アナログ、シリコンフォトニクスの回路をモノリシックに集積するものです。主な特徴として、ゲート層の最小加工寸法40nm、SOIの導波路に結合したゲルマニウムのエピタキシャル成長、9層の配線、ファイバを固定するためのV溝の加工が挙げられています。設計ライブラリには、偏光分離回転器、変調器、受光器、位相シフタ、導波路、エッジ結合器、グレーティング結合器などの光素子と、トランジスタや受動素子などの電子素子が含まれます［3］。

3D積層：TSMCのCOUPE

光のチップと電子のチップを別々に作り、積み重ねる方式もあります。TSMCの「COUPE（Compact Universal Photonic Engine）」は、同社の3D積層技術SoICを使い、先端ロジックをフォトニクスIC（PIC）の上に積層して、光エンジンを構成します。SoICは、接合ピッチを10μm未満まで微細化できる積層技術群です［5］。電子IC（EIC）をPICの真上に重ねることで、ダイ間のインピーダンスを極めて低くし、エネルギー効率を高めるとされています［6］。

報道によると、COUPEでは銅同士の接合とハイブリッド接合で、ウエハー上のEICとPICを直接つなぎます。ロードマップの第1段階では、65nmのEICをPICに接合し、OSFP形状のプラガブル光モジュールを最初の用途にするとされています［7］。TSMCのCOUPEは、2026年に量産に入る見通しと報じられています［6］。

メーカーの動き

Intelは2023年、シリコンフォトニクスを使ったプラガブル型の光トランシーバ製品群をJabilに移管しました。同社は、より付加価値の高い部品事業と、AIインフラの拡大を支える光I/Oに集中するためと説明しています［8］。日本では、NTTなど5社が2026年10月、新エネルギー・産業技術総合開発機構（NEDO）の公募で光チップレットの生産技術の研究開発テーマが採択されたと発表しました。光デバイスの製造から検査、光接続、パッケージ実装まで一貫した量産技術の確立を目指しています［9］。

パッケージング技術

ファイバとの結合

シリコンフォトニクスのチップは、最終的に光ファイバとつなぐ必要があります。光を導波路とやり取りする部品には、チップの端面から光を入出力するエッジ結合器と、チップの表面から入出力するグレーティング結合器などがあります［3］。2025年の研究論文は、波長多重でデータレートを高める中で、V溝を使う単一モードファイバアレイの127μmというピッチの制約と、能動的な位置合わせと接合が、光チャネルの数を増やすうえでの課題になっていると指摘しています［10］。

コパッケージド・オプティクス（CPO）

光の部品を、スイッチなどの電子チップと同じパッケージの中に入れる方式が、コパッケージド・オプティクス（CPO）です。NVIDIAは2025年3月、シリコンフォトニクスを使うネットワークスイッチ「Spectrum-X Photonics」と「Quantum-X Photonics」を発表しました。1ポートあたり1.6Tb/sで、同社によると、従来の方式に比べてレーザーの数を4分の1に減らし、電力効率を3.5倍に高めます。TSMCなどと共同で開発し、InfiniBand版は2025年内、Ethernet版は2026年に提供される予定とされました［11］。

Broadcomは2025年10月、第3世代のCPO対応Ethernetスイッチ「Tomahawk 6 – Davisson」の出荷を発表しました。スイッチング容量は102.4Tb/sで、6.4Tb/sの光エンジンを16個搭載し、レーザーは現場で交換できるモジュールにしています。TSMCのCOUPE技術を使った光エンジンを、基板レベルのマルチチップパッケージに組み込むことで、光接続の消費電力を70%削減したとしています［12］。

メモリへの応用

光の接続は、プロセッサとメモリの間にも広がろうとしています。2022年のLaser Focus Worldの記事では、Ayar Labsの光I/Oチップレット「TeraPHY」と光源「SuperNova」による、パッケージ内の光I/Oが紹介されています。同記事は、プロセッサとメモリなどをつなぐ規格CXLで、多数のホストとデバイスを相互につなぐメモリプールの使い方を挙げ、パッケージ内の光I/Oによる大きな帯域を生かせるとしています［13］。

2026年7月に公開された論文では、MarvellのPhotonic Fabricを使ったメモリ装置が紹介されています。電気のスイッチの代わりに受動的な光ファイバの配線を使い、16台のホストで32TBのメモリを共有する構成です［14］。

量産に向けた課題

シリコン自体は効率よく発光できないため、III-V族半導体などの薄膜を貼り合わせる異種集積が使われます［1］。ファイバとの接続では、ファイバアレイのピッチの制約や、能動的な位置合わせがチャネル数を増やす妨げになっています［10］。また、COUPEのように光と電子のチップを積層する方式では、接合ピッチが10μm未満の積層技術や、銅同士の接合、ハイブリッド接合が使われます［5］［7］。国内では、NTTなど5社が、光デバイスの製造から検査、光接続、パッケージ実装まで一貫した量産技術の確立に取り組み始めています［9］。

まとめ

シリコンフォトニクスは、SOIのシリコンを微細加工して光導波路や変調器を作り、ゲルマニウムの受光器で光を電気に戻し、シリコンが苦手な発光にはIII-V族半導体などを異種集積で補う技術です。製造では、GlobalFoundriesの45nm SOIのように光と電子を1チップにするモノリシック集積と、TSMCのCOUPEのように電子ICをフォトニクスICの上に積層する方式があります。こうして作った光エンジンをスイッチと同じパッケージに入れるCPOの出荷が始まり、メモリの接続への応用も検討されています。量産に向けては、異種集積、ファイバとの結合、微細な接合といったプロセスとパッケージングの技術が鍵になります。