PR
スポンサーリンク

半導体製造プロセス〜前工程（FEOL, MEOL, BEOL）

プロセス
2020.02.27

半導体の製造工程は様々です。一般的にシリコンウエハでLSIを形成する製造工程を「前工程」、ダイシングからパッケージング、検査、出荷するまでの工程を「後工程」と呼んでいます。

FEOL（フロントエンド）、BEOL（バックエンド）と呼ばれる工程がありますが、これは、前工程を更にトランジスタ形成の工程と、多層配線形成の工程を区分したものです。そして近年、微細化に伴い、FEOLとBEOLの中間にMEOL（ミドルエンド）と呼ばれる工程が現れました。中間の工程のため、エンドは付けず、単にMOL（ミドル・オブ・ライン）と呼ばれることもあるようです。

ロジック半導体の更なる微細化により、従来のCuダマシン配線が使えず、他の金属によるコンタクト形成が必要になってきたこと、また、従来は信号線、電源線の配線が表面から行われていましたが、更なる微細化を実現するために、電源配線を裏面側から行う必要性が出てきたことから、新しい構造形成のためにMEOLというプロセスがクローズアップされてきました。

また、このMEOLとは別に、前工程と後工程の間に位置する工程が注目されています。主にロジックとメモリ間をインターポーザ等により微細配線で短距離接続する集積工程です。この工程は中間工程と呼ばれています。

前工程FEOLCMOSトランジスタ形成（FinFET→GAA→CFET）
^MEOL(MOL)コンタクト形成、裏面給電（BS-PDN）電極形成など
^BEOL層間絶縁層形成/銅デュアルダマシンめっき/CMPによる多層配線形成
中間工程　　　TSV、マイクロバンプ、ハイブリッドボンディング、インターポーザ/ブリッジ接続など異種デバイスチップレット集積など
後工程ダイシング、バックグラインド、ワイヤ/フリップチップボンディング、サブストレートマウンティング、モールディング、検査など

ここでは、前工程の中のFEOL、MEOL、BEOLの違いについて解説します。

  • FEOL (Front End of Line)
    FEOLは半導体製造の最初の段階で、主にトランジスタなどの個別素子を形成します。シリコンウェハー上にトランジスタを作成し、イオン注入やゲート形成などの工程が含まれます。最新技術では、シリコンとIII-V族半導体の統合や、微小欠陥検出のための先進的イメージング技術の開発が進められています。
  • MEOL (Middle End of Line)
    MEOLはFEOLとBEOLの間に位置し、トランジスタと配線を接続する重要な役割を果たします。最近の微細化プロセスで導入された工程で、コンタクト形成や新材料の導入、バリアメタル層の形成などが行われます。7nmプロセスなどの先端技術では、MEOLの重要性が増しており、性能向上のための各種テクノロジーが導入されています。
  • BEOL (Back End of Line)
    BEOLは半導体製造の後半部分で、主に配線層の形成を行います。多層配線、銅配線、ダマシン法、層間絶縁膜（ILD）の形成などが含まれます。最新技術では、EUV露光による微細パターニングや、強誘電性酸化物の処理方法の改善など、更なる微細化と性能向上に向けた研究開発が進められています。

これら3つの工程は、半導体の微細化と高性能化に伴ってますます複雑化しており、それぞれの段階で新たな技術革新が求められています。

スポンサーリンク

半導体前工程の最新ニュース

  • AMDが投入する世界初の7nmプロセスGPU
    AMDが7nmプロセスのGPUを世界で初めて投入すると発表。7nmプロセスへの移行により、トランジスタ密度が2倍に、電力効率も2倍になるとしている。Vega GPUの性能も1.35倍になる見込み。
  • Intelの10nmとGLOBALFOUNDRIESの7nmはほぼ同世代
    FEOLとBEOLの間に「MOL(Middle Of the Line)」と呼ばれる工程が挟み込まれている。より微細で複雑になったFEOLとBOELの間をつなぐための新しいレイヤーで、メタルレイヤに新たにM0レイヤが組み込まれている。

半導体製造プロセスにおけるFEOL、BEOL、MEOLの違い

半導体製造プロセスは、主にFEOL（Front End of Line）、BEOL（Back End of Line）、そしてMEOL（Middle End of Line）の3つの工程に分けられます。これらの工程は、半導体デバイスの異なる部分を形成し、それぞれ特有の技術と課題を持っています。

FEOL（Front End of Line）

FEOLは半導体製造プロセスの最初の部分で、主にトランジスタなどの個別素子を形成する工程です。

主な特徴と技術：

  1. トランジスタ形成: シリコンウェハー上に、MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）などのトランジスタを作ります。
  2. イオン注入: ウェル形成やソース/ドレイン領域の形成に使用されます。
  3. ゲート形成: 高誘電率（High-k）材料とメタルゲート電極を用いたゲートスタック構造を形成します。
  4. 素子分離: LOCOS（Local Oxidation of Silicon）やSTI（Shallow Trench Isolation）技術を用いて、トランジスタ間を電気的に分離します。
  5. シリサイド化: ソース/ドレイン領域とゲート電極の抵抗を下げるために、金属シリサイド層を形成します。

BEOL（Back End of Line）

BEOLは半導体製造プロセスの後半部分で、主に配線層の形成を行う工程です。

主な特徴と技術：

  1. 多層配線: 複数の金属配線層を形成し、トランジスタ間を接続します。
  2. 銅配線: 低抵抗化のため、アルミニウムから銅配線に移行しました。
  3. ダマシン法: 配線溝を形成後に銅を埋め込む技術で、シングルダマシンとデュアルダマシンがあります。
  4. 層間絶縁膜（ILD）: 配線層間の絶縁に使用され、低誘電率（Low-k）材料が採用されています。
  5. CMP（Chemical Mechanical Polishing）: 各層の平坦化に使用されます。
  6. ビア形成: 異なる配線層間を接続するための穴（ビア）を形成します。

MEOL（Middle End of Line）

MEOLはFEOLとBEOLの間に位置し、トランジスタと配線を接続する重要な役割を果たします。

主な特徴と技術：

  1. コンタクト形成: トランジスタとBEOLの最下層配線を接続するコンタクトを形成します。
  2. 新材料の導入: コバルト（Co）やモリブデン（Mo）、ルテニウム（Ru）などの新材料が検討されています。
  3. バリアメタル: 銅の拡散を防ぐためのバリアメタル層を形成します。
  4. Buried Power Rail（BPR）: トランジスタの下に電源ラインを埋め込む新技術が検討されています。
  5. ストレスエンジニアリング: トランジスタの性能向上のため、適切な応力を加える技術が適用されます。

これらの工程は、半導体の微細化が進むにつれてより複雑になっており、特に7nm以降のプロセスでは、EUV（極端紫外線）リソグラフィーの導入やGate-All-Around（GAA）トランジスタの採用など、新たな技術革新が必要となっています。また、コスト面では、特にBEOLとMEOLのコストが増大しており、7nmプロセスではBEOL+MOLのコストがFEOLのコストの3倍近くになっているという報告もあります。

これらの技術革新と課題に対応しながら、半導体業界は更なる高性能化と低消費電力化を目指して開発を続けています。

参考サイト

スポンサーリンク