半導体製造プロセス(1)〜前工程(FEOL, BEOL)

プロセス
スポンサーリンク

半導体製造プロセス(1)

前工程(FEOL, BEOL)

前工程は素子形成を行うFEOLと、配線形成を行うBEOL工程に大きく分けられます。

FEOL

FEOLでは、ウエハ上に素子を形成します。

一例として、CMOS-ICでは以下のような工程になります。

1. p型シリコンウエハ上に酸化膜と窒化膜を成膜 熱酸化装置、CVD装置
2. レジスト塗布、露光、現像(フォトリソ工程) 露光装置、現像装置
3. レジスト剥離後、エッチング ドライエッチング装置
4. 酸化膜成膜 CVD装置
5. 平坦化 CMP装置
6. 窒化膜除去 エッチング装置
7. フォトリソ後、nウェル形成 イオン注入装置
8. レジスト剥離後、ゲート酸化 CVD装置
9. ポリシリコン成長 CVD装置
10. フォトリソ後、ゲート電極形成、イオン注入(n,p) イオン注入装置
11. 異方性エッチング ドライエッチング装置
12. イオン注入(n+, p+) イオン注入装置
13. 酸処理、ニッケルシリサイド(NiSi2)形成 スパッタリング装置
14. Niエッチング ウエットエッチング装置
15. 全面SiO2成膜、平坦化 CVD装置、CMP装置

BEOL

BEOLでは以下の工程で配線形成を行います。

16. コンタクトホール開孔 ドライエッチング装置
17. タングステンプラグ形成、平坦化 W-CVD装置、CMP装置
18. 絶縁膜成膜 CVD装置
19. フォトリソ後、絶縁膜エッチング、銅配線 ドライエッチング装置、めっき装置
20. 平坦化(シングルダマシン ) CMP装置
21. 層間絶縁膜(ILD)形成、配線、ビア形成、銅配線 CVD装置、ドライエッチング装置、めっき装置
22. 平坦化(デュアルダマシン ) CMP装置
23. シリコン窒化酸化膜(SiON)形成 CVD装置

 

参考情報

https://ja.wikipedia.org/wiki/基板工程

Object moved
301 Moved Permanently
http://jaco.ec.t.kanazawa-u.ac.jp/edu/micro1/
プロセス
スポンサーリンク
Semiをフォローする